在晶振选择方面,除频率,封装,精度和工作温度范围外,对于VCXO应用,用户必须注意等效串联电阻和负载电容.串联电阻提供晶体的功耗测量.电阻值越小,振荡器启动越容易.负载电容是晶体的重要参数.首先,它决定了晶体的共振频率.通常,晶体的标记频率意味着在将指定的负载电容与其并联连接之后晶体的谐振频率.大号等于规定的负载电容,但这不是将值从1/(2π√L1Ç1).因此,很明显VCXO的调谐范围与CL的值密切相关.对于较小的负载电容值,VCXO调谐范围限制在上侧;同样,较大的电容值会降低下侧的调谐范围.加载电容的正确值取决于VCXO振荡器的特性.VCXO CLK发生器的质量和特性会受到晶体选择和PCB布局的影响.
例如,在MAX9485设计中,为了平衡调谐范围,调谐曲线的中心和电路板设计的简易性,我们选择了Ecliptek晶振(ECX-5527-27)[2]的具有14pf负载电容的27MHz晶振.有了这样的晶体,MAX9485可以提供±200ppm的脉冲范围,参见图1.应该提到的是,晶体的拉伸范围也随包装而变化.通常,金属罐装封装具有比表面安装器件(SMD)更大的拉动范围.然而,最近DAISHINKUCorp制造了一种新的SMD晶体,可提供与金属罐装晶体相似的拉伸范围.我们测试了SMD晶体(KDS晶振DSX530GA),发现两个4pf并联电容的调谐范围约为±200ppm,见图2.

图1

图2

为了限制VCXO的调谐范围,我们可以通过改变外部并联电容来设置上限.并联电容的值在4ps-7ps的范围内,具体取决于电路板的寄生电容.另一方面,较低的范围由内部矢量的值确定,其不能在外部改变.为了减少寄生电容对上调谐范围的影响,在电路板布局中,我们应该尽量减小石英晶振引脚对地的寄生电容,从而在引脚与接地和电源方案之间提供良好的间隙.

图3.输出抖动测量.

图4.自触发抖动测量设置.

为了限制VCXO的调谐范围,我们可以通过改变外部并联电容来设置上限.并联电容的值在4ps-7ps的范围内,具体取决于电路板的寄生电容.另一方面,较低的范围由内部矢量的值确定,其不能在外部改变.为了减少寄生电容对上调谐范围的影响,在电路板布局中,我们应该尽量减小晶体引脚对地的寄生电容,从而在引脚与接地和电源方案之间提供良好的间隙.
测量输出CLK抖动的设置

表1.周期抖动与输出频率的关系

测量输出CLK抖动的设置
对于石英晶体振荡器,抖动是一项重要的性能测量.有两种最常用的抖动定义:周期抖动和周期间抖动,见图3细节.为了测量抖动,我们可以使用高速数字采样示波器对大量数据进行采样,并根据定义计算抖动.Tektronix(TDS7254)或Lecroy(Wavepro960)的示波器使用配备的软件提供这些测量.我们还可以使用高速数字示波器来测量时域中的周期抖动.图3显示了设置.通过时域方法,我们无法测量周期到周期的抖动.但是,如果每个周期的晶振抖动噪声是独立且相同分布的,则周期间抖动是周期抖动的1.414倍.MAX9485可根据不同的音频采样频率和频率比例因子产生21种不同的输出频率.我们使用了图4中所示的设置测量所有可能的输出CLK频率的周期抖动.

正在载入评论数据...

上一篇：探讨MEMS晶振第一和附加工艺的关键方面

下一篇：常用Oscillator输出方式之间的性能差异如何?

此文关键字： VCXO振荡器晶振PCB布局晶振电路板设计

欢迎光临：康比电子有限公司

技术支持

企业博客

负载电容决定晶振的共振频率

相关资讯

姓名：
邮箱：
正文：